DC插座硅实验室引入了新的低抖动时钟缓冲器

硅实验室已经引入了一个新系列的通用时钟缓冲器。使用这些设备可以解决LVPECL,LVDS,CML,HCSL和LVCMOS缓冲标准用单一集成电路。DC插座

 

指定Si533xx的家庭,集成电路整合常见的时钟树功能包括时钟,时钟,时钟分布多路复用部门,格式的翻译和翻译水平。

 

时钟缓冲器利用专利低相位噪声时钟驱动架构,基于DSPLL技术。这种结合模拟锁相环技术连同DSP技术来提供高性能和低抖动功能允许系统设计师,允许更多的相位抖动保证金的其他区域电路。

 

相位抖动是一个关键的参数在许多应用程序中包括通信,它是关键在提供低误比特率或低相位噪声。然而Si533xx时钟缓冲器也适合使用在其他应用程序,包括数据中心、无线基础设施、广播视频和嵌入式计算应用程序。

 

除了低水平的相位抖动引入的缓冲区他们也能够翻译不同标准之间。输入是简单的可选择和不同的输出标准选择钢丝捆扎select行定义什么输出是必需的。DC插座

 

进一步的特点是它可能芯片到多个不同的时钟。在输入侧时钟转换完成了在低状态以防止虚假脉冲,在这种方式,就可以切换的时钟,10倍的差异和任何输入时钟接受的格式。一个更深层的重要规范是隔离时钟一样穷隔离可能导致新增的抖动。使用Si533xx大于60分贝的隔离可以得到,确保他抖动性能达到最优。

 

为输出,Si533xx芯片有能力打开和关闭输出分别允许显著水平的时钟控制。DC插座

 

进一步的特点包括芯片上的时钟缓冲器电压调节和过滤,以确保峰值和其他电源相关噪声不会影响性能的缓冲区。此外,缓冲区我们-。14微米过程和这允许性能提高到1.25 HGz取决于使用的变体。