节奏新28 nm制程数据转换器的IP

集成电路设计的创新者,抑扬顿挫,已经引入了一个新的套件的超快,低功耗模拟知识产权、知识产权的产品设计,使下一代高速有线和无线通信的应用程序。

这些新产品独特的需要设计师处理新兴高速协议如WiGig或IEEE 802.11广告,它运行在一个60 GHz频段与潜在的数据吞吐量高达7 gbps,以及LTE和LTE先进。

韵律数据转换器的家庭很容易集成和高度测试,包括:

7位3双ADC和DAC gsp

11位1.5 gsp双重ADC

12位2 gsp双重DAC

数据转换器IP核可以很容易地结合起来,形成一个完整的模拟前端(AFE)IP解决方案。韵律家庭IP地址关键应用在有线/无线通信、基础设施、成像和软件定义无线电。

“可以轻松集成的节奏在先进工艺数据转换器IP节点不需要去“芯片外”,允许设计师充分利用该系统的好处同时集成数字和模拟的内容到一个复杂的SoC,”马丁隆德,高级副总裁的韵律IP组。“这意味着更长的续航时间,较小的热剖面,并降低整体系统成本。”

“韵律模拟高速家族的IP将授权,提高潜在增长WiGig(802.11广告)应用于移动设备,打开门的演变新兴市场和“物联网”的生态系统,”理查德·Wawrzyniak,资深市场分析师,Semico研究公司“吞吐量和速度在很大程度上取决于WiGig数据采样率的adc和DACs用于接口。增加这些抽样率,韵律模拟IP并破碎设备依赖非cmos或年长的流程节点,允许更高的性能。”

ADC IP核发展与一个平行的逐次逼近阵列(SAR)架构,生产速度极快的和可伸缩的采样率。高有效的比特数(第三)值是通过独特的实现和内置背景自动校准,产生更精确的转换和一致的性能。韵律IP包括功能,如微分数据输入、引用和定时发生器、内部抵消校正,电压调节器为改善供应噪声免疫力。

IP核的DAC使用电流开关结构,包括一个数字多路复用器和FIFO以轻松集成到一个SoC。了DACs包括数字增益控制和所有需要的参考电路。

所有的知识产权包括多级省电模式为额外的节省电能,一个内置的模拟测试总线的可测试性设计,单端或差分电流型CMOS逻辑(CML)时钟输入为一个灵活的时钟界面。

韵律IP提供匹配的双通道通信系统,这些都需要,简化实现和减少风险,和一个标准CMOS工艺目标容易制造。 

DC插座http://www.cxesw.com