Stratix 10创新发现

Altera揭示了建筑和产品的细节Stratix 10 fpga和soc,下一代的可编程逻辑器件提供突破性的性能水平,集成、密度和安全。

Stratix 10 FPGA和soc利用Altera的HyperFlex FPGA结构架构建立在英特尔14 nm三栅极过程提供高2 x核心性能超过上一代FPGA。结合高性能、高密度fpga与先进的嵌入式处理能力,GPU-class浮点计算性能和异构的3 d SiP集成,使阿尔特拉客户应对设计挑战的下一代通信、数据中心,物联网基础设施、军事和高性能计算系统。

的能力,我们提供Stratix 10 fpga和soc是真正无与伦比的产业,”丹尼Biran说,高级营销副总裁阿尔特拉。“Stratix 10 FPGA和soc使我们的客户设计他们的系统和创新的方式,以前不可能在一个FPGA。”

HyperFlex架构,以及一个完整的流程节点优势从英特尔14 nm三栅极的过程,提供了一个2 x对相互竞争的新一代高端fpga核心逻辑频率改进。

HyperFlex架构介绍在所有核心互连路由段寄存器,使Stratix 10 fpga和soc受益于提高成绩设计技术,如注册以重、管道和其他设计优化技术。这些在传统的FPGA架构设计技术不实用。HyperFlex架构允许设计师来消除关键路径和路由延迟,并迅速关闭时间在他们的设计。

能够实现2 x高核心逻辑性能还可以改善设备利用率和功率减少需要非常广泛的数据路径和其他skew-inducing设计构造要求竞争架构。HyperFlex架构允许高性能设计70%低功率运行通过减少逻辑领域的需求。

3 d System-in-Package异构集成

Stratix 10 FPGA和SoC的家庭的所有成员使用3 d SiP异构集成有效和经济整合高密度单片FPGA核心织物(5.5米逻辑元素)与其他先进的组件,从而增加他们的可伸缩性和灵活性。单一的核心结构最大化设备利用率和性能通过避免同质竞争设备的连接问题,使用多个FPGA死提供更高的密度。Altera的异构SiP启用集成通过使用英特尔的专有EMIB(嵌入式Multi-die互连桥)技术,它提供了更高的性能,减少复杂性,降低成本和增强的信号完整性interposer-based方法相比。

初始Stratix 10设备将使用EMIB高速串行收发器和协议瓷砖与单片集成的核心逻辑。实现高速通过异构3 d SiP协议和收发器的方法将允许Altera迅速交付Stratix 10设备变体,应对不断变化的市场需求。例如,使用3 d SiP异构集成提供Stratix 10设备路径支持更高的收发器(56 Gbps),新兴调制格式(PAM-4),通信标准(作为PCIe Gen4,多口以太网),和其他功能,如模拟或高带宽内存。

所有密度家庭将提供一个集成的64位臂四核Cortex-A53硬处理器系统(HPS)与外设的功能集,包括系统内存管理单元,外部内存控制器和高速通信接口。这个通用计算平台提供适应性、性能、功率效率、系统集成和设计生产力广泛的高性能的应用程序。建筑师可以利用Stratix 10 soc在高性能系统启用硬件虚拟化,在添加管理和监控功能,如加速预处理、远程更新和调试,配置和系统性能监控。

设计与全面的安全保护功能

Stratix 10 FPGA和soc将业内最全面的安全功能的高性能FPGA。其核心是一个创新的安全设计经理(SDM)提供基于产业的身份验证和加密、多因素身份验证和身体unclonable函数(PUF)技术。阿尔特拉已经与雅典娜集团和IntrinsicID提供世界级的加密加速和PUF IP Stratix 10 fpga和soc。这种级别的安全性使得Stratix 10 fpga和soc的理想解决方案用于军事、云安全、物联网基础设施,多层次的安全性和分区的知识产权保护是至关重要的。

Stratix 10 FPGA和SoC技术规格:

550万逻辑元素单一的死亡

SiP集成异构的3 d结合FPGA结构与高速收发器

多达144个收发器提供4 x系列带宽在过去的一代

64位四核的手臂Cortex-A53硬1.5 GHz处理器子系统操作

硬浮点DSP使单一的精密操作10 TFLOPS吞吐量

安全设备管理器:高性能FPGA综合安全功能

单事件打乱(已建)检测和擦洗

从Arria 10 fpga和soc Footprint-compatible迁移路径

Altera Enpirion电力解决方案提供最大的功率效率和董事会面积储蓄

英特尔14 nm三栅极工艺

拨码开关http://www.cxesw.com