第一个集成内存设计和验证解决方案。

Cadence设计系统已经宣布了Cadence Legato内存解决方案，这是第一个集成的内存设计和验证解决方案。该解决方案消除了多个设计和验证任务的拼接点工具的复杂性，并且与以前的点工具产品相比，可以提高到2X的生产力。

Legato内存解决方案的内聚性设计环境使设计步骤自动化，让客户使用创新的Cadence工具来更快地交付产品。解决方案包括新的专利等待的Cadence超级扫描技术，该技术利用现有的模拟数据库进行多角和蒙特卡罗分析，使客户能够同时提高运行时和模拟吞吐量。

Cadence Legato内存解决方案所包含的技术能力提高了总体设计效率，如下:

Bitcell设计和验证环境:客户可以设计Bitcell，包括变型分析，而无需离开设计环境。

内存编译器设计和验证环境:客户可以在Legato内存解决方案中设计和验证完整的内存阵列，并访问新的超级扫描技术，以最大限度地提高对高级节点设计的精度和模拟吞吐量。

内存描述环境:客户可以为系统芯片(SoC)全芯片分析创建内存的自由格式模型。内存特性和电路模拟之间的紧密集成提供了额外的准确性和性能改进，这是无法通过点工具实现的。

“作为一个全球领先的系统芯片解决方案供应商，专注于驱动各种应用的成像、网络和计算技术，关键是我们要准确地模拟内存实例，以最小化系统芯片的面积和功耗，”Socionext公司执行副总裁兼首席执行官Yoshifumi Okamoto说。“通过使用Cadence Legato内存解决方案，与我们的点解决方案相比，我们已经获得了2倍的生产率收益，并成功地用12nm内存宏设计了我们的系统芯片解决方案，我们可以确定模拟结果和硅测量之间的良好相关性。”

“漫长的仿真时间和高的不准确度已经成为SoC设计周期计划中的瓶颈，”Cadence的定制IC & PCB集团的高级副总裁兼总经理Tom Beckley说。“新的Legato内存解决方案结合了专利技术与我们现有的、已证实的Virtuoso MX内存特性解决方案、“酷”(Spectre)广泛的分区模拟器(XPS)和Virtuoso变种分析解决方案，以提高设计人员的生产力，并使我们的客户能够满足严格的设计计划。

拨码开关http://www.cxesw.com