Cadence推出全流数字和签名表和验证套件。

Cadence设计系统已经显示，它的全流数字和signoff工具和Cadence验证套件已经被优化，以支持Arm Cortex-A75和Cortex-A55处理器，基于Arm的DynamIQ技术，Arm maligg72 GPU，是Arm为高端手机、机器学习和消费设备提供的最新产品。

为了加快Arm的最新处理器的使用，Cadence为Cortex-A75和Cortex-A55 cpu提供了全新的可定制的快速采用套件(RAKs)，其中包括动态iq共享单元(DSU)，它提供了cpu之间共享的3级缓存，以及为maligg72 GPU提供的一种可配置的RAK。

客户已经在使用完整的数字和signoff流和Cadence验证套件，将包含最新Arm皮质和Mali处理器的复杂系统(soc)带出。

Cadence RAKs加速了物理的实现，signoff，并验证了7nm设计，让设计师能够更快地将移动和消费设备推向市场。随着新的RAKs的交付，Cadence也为Arm的IP实现提供了专门的技术支持，基于Arm和Cadence多年来的深度协作。

Cadence digital和signoff工具已经被配置为使用RAKs提供最优的功率、性能和区域(PPA)结果，其中包括脚本、示例平面计划和Arm的7nm IP库文档。全面的Cadence RTL-to-GDS流程整合了以下的数字和签到工具:

创新实施系统:统计芯片上的变异(SOCV)的传播和优化结果，改进了时间、功率和区域关闭的方法。

属合成解决方案:Register-transfer level (RTL)综合支持所有最新的7nm高级节点需求，并利用Innovus实现系统提供聚合设计闭包。

保形逻辑等价检查(LEC):确保实现流程中逻辑变更和工程变更订单(ECOs)的准确性。

保形低功耗:在设计的背景下，实现对权力意图的创建和验证，将低功率的等价检查与结构和功能检查相结合，以允许全芯片验证高效的设计。

Tempus计时的Signoff解决方案:提供基于路径的、Signoff -精确和物理感知的设计优化，提供了最快的路径。

Voltus IC电源完整性解决方案:在实现过程中使用静态和动态分析，并确保最优的功率分配。

Quantus QRC提取解决方案:满足所有7nm先进节点要求，确保与最终硅的精确关联。

“Cortex-A75和Cortex-A55处理器从edgeto -cloud提供分布式智能，并将它们与malig72 GPU配对，使消费者能够在多种设备上高效地体验令人印象深刻的图形，”Nandan Nayampally副总裁兼总经理，计算产品组，Arm。“通过继续与Cadence合作，交付新的数字实现和signoff RAKs，以及优化Cadence验证套件，我们的共同客户可以快速集成和扩大他们针对下一代设备的差异化解决方案。”

对基于arm的设计进行优化的Cadence验证套件包括:

JasperGold正式验证平台:支持IP和子系统验证，包括Arm AMBA协议的正式证明。

Xcelium并行逻辑模拟:提供生产验证的多核模拟加速SoC开发和基于arm的设计的验证。

Palladium Z1企业仿真平台:包括与Arm快速模型集成在一起的混合技术，在低功耗的动态功率分析技术的基础上，实现了多达50X的快速操作系统和软件升级，以及高达10X的基于软件的测试。

Protium S1 fpga原型平台:与Arm DS-5结合的Palladium Z1企业仿真平台，提供了预硅嵌入式软件调试。

vManager计划和指标:通过JasperGold平台、Xcelium模拟、Palladium Z1平台和基于arm的SoC验证收敛的Cadence VIP解决方案进行的metric驱动验证。

Perspec系统验证人:提供其中用例验证的PSLib Armv8架构,提供高达10倍的生产力的提高与典型的手动测试开发

Indago调试平台:RTL设计、testbench和嵌入式软件调试功能与Arm处理器同步，用于硬件和软件的精确组合视图。

Cadence验证工作台:集成了Arm Socrates包装的Armv8 IP和VIP，用于快速SoC集成和UVM testbench组装。

Cadence Interconnect工作台:提供快速的性能分析，并验证Arm CoreLink的互连智能。

DC插座http://www.cxesw.com